طراحی و بهبود عملکرد مدار بازیابی کلاک و داده در گیرنده های ارتباط سریال با سرعت بالا

thesis
abstract

فرستنده-گیرنده های ارتباط سریال با سرعت بالا، به دلیل قیمت پایین و پهنای باند وسیعی که دارند به طور گسترده ای در مخابرات داده نوری و صفحه پشتی مورد استفاده قرار گرفته اند. در این سیستم ها داده در فرستنده به صورت سریال در می آید و در گیرنده از این حالت خارج می شود. در گیرنده لازم است داده زمان بندی مجدد شود تا اثر جیتر که در طول خط انتقال در سیگنال دریافتی انباشته شده است حذف گردد. همچنین برای پردازش های بعدی، اطلاعات زمانی مثل کلاک، باید از روی شکل موج دریافتی استخراج شود. از یک مدار بازیابی کلاک و داده استفاده می شود. به عمل استخراج کلاک و دوباره زمان بندی کردن داده ها بازیابی داده و کلاک گفته می شود. امروزه برای کاربردهای مختلف انواع متفاوتی از مدارهای بازیابی کلاک و داده طراحی و پیاده سازی شده است. این مدارها با توجه به مشخصه های مورد انتظار سیستم مانند نرخ داده دریافتی، زمان قفل، محدوده قفل، میزان جیتر تولیدی یا انتقالی، مصرف توان و سطح اشغالی تراشه طراحی می شوند. به عنوان مثال می توان به مدارهای بازیابی کلاک و داده آنالوگ و یا دیجیتال بر اساس حلقه قفل فاز، مدارهای بازیابی کلاک و داده بر اساس حلقه قفل تاخیر و مدارهای بازیابی کلاک و داده حلقه باز اشاره کرد. همچنین در بعضی کاربردها نیاز به مدار بازیابی کلاک و داده با نرخ متغیر می باشد. در این پایان نامه یک مدار بازیابی کلاک و داده حلقه باز بر اساس قفل تزریقی پیشنهاد و طراحی شده است. از این مدار در بسیاری از گیرنده های لینک سریال که نیاز به قفل سریع دارند اما پهنای باند حلقه در آن ها چندان مهم نمی باشد، استفاده می گردد. در این مدار از یک نوسانگر کنترل شونده با ولتاژ که بر اساس قفل تزریقی کار می کند استفاده شده است که در واقع یک تقسیم کننده فرکانسی بر اساس قفل تزریقی نیز می باشد. نرخ داده ورودی به مدار 20 گیگا بیت در ثانیه و خروجی نوسانگر کنترل شونده با ولتاژ 10 گیگا هرتز می باشد، بنابراین نیاز است که از هر دو خروجی نوسانگر که با اختلاف فاز 180 درجه نسبت به هم هستند برای زمان بندی مجدد داده استفاده شود. به این منظور این دو خروجی به عنوان کلاک به دو فلیپ فلاپ برای زمان بندی مجدد داده اعمال می گردد. همچنین برای تنظیم تقریبی مدار پیشنهاد شده یک مدار حلقه قفل فاز طراحی و شبیه سازی شده است. در واقع این مدار برای نوسانگر کنترل شونده با ولتاژ در مدار اصلی یک ولتاژ کنترلی فراهم می کند و به این وسیله عمل تنظیم تقریبی را انجام می دهد. با استفاده از این روش محدوده قفل مدار پیشنهاد شده تا مقدار یک گیگا هرتز افزایش یافته است. از یک توان کل مصرفی مدار 77mw می باشد. مدار در تکنولوژی 0/18?m شبیه سازی شده است.

First 15 pages

Signup for downloading 15 first pages

Already have an account?login

similar resources

مقایسه تأثیر وضعیت طاق باز و دمر بر وضعیت تنفسی نوزادان نارس مبتلا به سندرم دیسترس تنفسی حاد تحت درمان با پروتکل Insure

کچ ی هد پ ی ش مز ی هن ه و فد : ساسا د مردنس رد نامرد ي سفنت سرتس ي ظنت نادازون داح ي سکا لدابت م ي و نژ د ي سکا ي د هدوب نبرک تسا طسوت هک کبس اـه ي ناـمرد ي فلتخم ي هلمجزا لکتورپ INSURE ماجنا م ي دوش ا اذل . ي هعلاطم ن فدهاب اقم ي هس عضو ي ت اه ي ندب ي عضو رب رمد و زاب قاط ي سفنت ت ي هـب لاتـبم سراـن نادازون ردنس د م ي سفنت سرتس ي لکتورپ اب نامرد تحت داح INSURE ماجنا درگ ...

full text

طراحی مبدل سریال به موازی با سرعت بالا و توان پایین برای پردازنده FFT 8 نقطه ای آنالوگ به منظور مقابله با اختلال در گیرنده GPS

در این مقاله یک بلوک مبدل سریال به موازی یک پردازنده FFT 8 نقطه‌ای با استفاده از تکنولوژیum CMOS 13/0 ارائه شده است. به‌دلیل مزیت‌های بسیار مدارهای حالت جریان نسبت به مدارهای حالت ولتاژ، در این طراحی سعی شده است که از این گونه مدارها استفاده شود. بنابراین در این بلوک ابتدا باید ولتاژ ورودی را به جریان تبدیل نمود و سپس برای موازی کردن نمونه‌ها از مدار نمونه‌بردار جریانی استفاده کرد. به منظور قرا...

full text

طراحی مدار بازیابی کلاک و داده برای شبکه های نوری بر اساس روش درونیابی فاز

در این تحقیق سعی شده مداری مناسب جهت بازیابی کلاک و داده ارائه شود که هم دارای سرعت نسبتاً بالایی بوده و هم نسبت به مدارهای موجود تا آنجا که ممکن است بهینه و مصرف توان پایین تری داشته باشد. لذا از روش درونیابی فاز استفاده کردیم که با توجه به عدم استفاده از نوسان ساز در آن، می تواند مصرف توان پایینی داشته باشد. روش استفاده شده در این تحقیق به گونه ای است که برخلاف روشهای موجود، که معمولاً از لبه ی...

15 صفحه اول

طراحی مدارات بازیابی کلاک و داده با تکنیک های کم توانسازی و بهبود کارایی

در این تحقیق مدار بازیابی کلاک و داده ای طراحی گردیده است که دارای خاصیت انطباق-پذیری بین توان مصرفی و فرکانس کاری مدار هست. بدین ترتیب می توان برای سیستم یک حالت استراحت و یک حالت آماده به کار در نظر گرفت که در حالت استراحت فرکانس مدار و درنتیجه توان مصرفی به شدت کاهش خواهد یافت. در طراحی این مدار از منطق کوپل شده ی سورس که قابلیت بالای کنترل توان را دارد استفاده گردیده است. همچنین باهدف کاهش ...

طراحی و شبیه سازی مدار مجتمع بازیابی پالس ساعت و داده در نرخ 5 گیگابیت بر ثانیه با روش قفل فاز سریع برای گیرنده‌های مخابراتی پر سرعت

در این مقاله به طراحی و شبیه سازی یک مدار مجتمع بازیابی ساعت و داده­ی سریع با نرخ داده­ی 5 گیگابیت برثانیه با روش فاز میانی پرداخته شده است. مدارهای بازیابی پالس ساعت و داده از اهمیت ویژه­ای در مخابرات نوری برخوردار هستند و در گیرنده­های پرسرعت نقش کلیدی دارند. مدار پیشنهادی با به کارگیری روش فاز میانی و با استفاده از فناوری سی ماس18/0 میکرومتر در شبیه ساز ADS طراحی و شبیه ‌سازی ‌شده است. نتایج...

full text

طراحی و بهبود یک مبدل بوست بهره بالا با مدار چندبرابر کننده ولتاژ

از آنجا که انرژی فسیلی سنتی تجدیدپذیر نیست جوامع امروزی با مشکل کمبود انرژی مواجه می‏باشند. در نتیجه باید انرژی جدید توسعه داده شود که پاک و تجدیدپذیر باشد. انرژی خورشیدی و انرژی هیدروژنی نویدبخش هستند و تولید توان فتوولتائیک و پیل سوختی به عنوان روش‏های مورد استفاده برای دو منبع انرژی در مقیاس بزرگی مورد استفاده قرار گرفته‏اند. در یک سیستم تک فاز با ساختار دو مرحله‏ای اگر ولتاژ خط 220 ولت باشد...

full text

My Resources

Save resource for easier access later

Save to my library Already added to my library

{@ msg_add @}


document type: thesis

دانشگاه آزاد اسلامی - دانشگاه آزاد اسلامی واحد تهران مرکزی - دانشکده مهندسی

Hosted on Doprax cloud platform doprax.com

copyright © 2015-2023